Design for Test Engineer (m/w/d) - REF84987L

Als ASIC Mixed Signal DFT Engineer (m/w/divers) für Aumovio ASICs definieren und implementieren Sie DFT- (Design for Test) und BIST- (Built-In Self-Test) Konzepte, die zum Testen der Funktionalität von analogen und digitalen Funktionsschaltkreisen mit gemischten Signalen in ASIC-Implementierungen auf höchster Ebene erforderlich sind. Außerdem entwickeln Sie DFT-Spezifikationen und treiben die DFT-Architektur und -Methoden für Designs sowie IPs voran, um die Testabdeckung zu maximieren und gleichzeitig die Kosten zu minimieren.

Sie haben die Möglichkeit, an den vielfältigen innovativen Automobilanwendungen von Aumovio zu arbeiten und optimierte Lösungen für deren spezifische Anforderungen zu finden. Dabei muss besonders darauf geachtet werden, dass die strengen Anforderungen der Automobilindustrie erfüllt werden.

Ihre Aufgaben konzentrieren sich auf die folgenden Tätigkeiten:

• Teilnahme an Machbarkeitsstudien für ASIC-Modul-Funktionen und Spezifikationsdefinition mit Schwerpunkt auf der Implementierung von Testfunktionalitäten und -konzepten
• Entwicklung von Testkonzepten für ASIC-Modul-Funktionen auf Basis der Anforderungen auf Modul- und Systemebene
• Implementierung und Verifizierung von Testbarkeitsmerkmalen für unsere System-on-Chip-Designs
• Validierung und Verifizierung der implementierten Testfunktionalitäten und -konzepte
• Dokumentation von Testkonzepten, Funktionalitäten und Verfahren
• Zusammenarbeit mit Teams für digitales Design, Layout, Verifizierung, Test und Anwendung
• Zusammenarbeit mit Analogdesignern an Standorten weltweit
• Zusammenarbeit mit externen Designhäusern und Foundry-Partnern
• Technische Beratung anderer DFT-Ingenieure, Konzeptingenieure, Digitaldesigner, Teams für physikalische Implementierung und funktionale Verifizierung
• Definition und Implementierung von DFT-Konzepten (Design for Test) auf ASIC-Top-Level
• Definition und Implementierung von BIST-Konzepten (Built-In Self-Test) sowie IPs zur Maximierung der Testabdeckung bei gleichzeitiger Minimierung der Kosten
• Definition und Entwicklung von Skripten für die automatische Scan-Einfügung, Ausführung der Scan-Einfügung und ATPG (Automatic Test Pattern Generation)
• Durchführung von Testabdeckungsanalysen und -verbesserungen
• Verwaltung der SOC-Design-for-Test-Maßnahmen für komplexe Projekte, um die erfolgreiche Ausführung der Abdeckung, Herstellbarkeit und Qualitätspläne sicherzustellen